在給首版電源板測試時，最好的結果是它不僅可以工作，而且還“安靜”，涼爽地運行。然而現實總是很少一次成功。

       開關電源的一個常見問題是“不穩定”的開關波形。有時，波形抖動很明顯，可以聽到從磁性元件發出噪聲。如果問題與印刷電路板（ PCB）布局有關，則很難確定原因。 EMC也是很注重（ PCB）布局，這就是為什么在開關電源設計的早期正確布局 PCB至關重要的原因。其重要性不可夸大。

良好的布局設計可優化電源效率，減輕熱應力，最重要的是，可將噪聲以及走線與組件之間的相互作用降至最低。為實現這些目標，設計人員必須了解開關電源中的電流傳導路徑和信號流，這一點很重要。以下討論提出了針對非隔離式開關電源的正確布局設計的設計注意事項。

布局：

對于大型系統板上的嵌入式 DC /DC電源，電源輸出應位于負載設備附近，以最大程度地減小互連阻抗和整個系統上的傳導電壓降 PCB走線可實現最佳的電壓調節，負載瞬態響應和系統效率。

此外，大型無源元件（例如電感器和電解電容器）不應阻止空氣流向低剖面，表面貼裝半導體元件（例如功率 MOSFET， PWM控制器等）。為防止開關噪聲擾亂開關中的其他模擬信號系統，請盡可能避免在電源下方布線敏感信號走線。否則，需要在電源層和小信號層之間使用內部接地層進行屏蔽。

需要指出的是，該電源位置和電路板空間規劃應在系統的早期設計 /規劃階段進行。不幸的是，有時人們會首先關注大型系統板上其他更 “重要 ”或 “令人興奮 ”的電路。如果電源管理 /電源是最后的考慮因素，并且將其降級到板上所剩的空間，那么這肯定無助于確保高效且可靠的電源設計。

層的放置

在多層 PCB板上，非常需要將 DC接地層或 DC輸入或輸出電壓層放置在高電流功率組件層和敏感的小信號走線層之間。接地層和 /或直流電壓層提供交流接地，以屏蔽小信號走線，使其免受嘈雜的電源走線和電源組件的影響。

通常，多層 PCB的接地或直流電壓平面不應分段。如果無法避免分割，則必須將這些平面中的跡線數量和長度最小化。走線的走線方向應與大電流流向相同，以最大程度地減小影響。

圖 1a和 1c提供了用于開關電源的 6層和 4層 PCB板的不希望有的層布置的示例。在這些示例中，小信號層夾在大電流電源層和接地層之間。這些配置增加了高電流 /電壓電源層和小型模擬信號層之間的電容性噪聲耦合。為了最大程度地降低噪聲耦合，圖 1b和 1d給出了 4層和 6層 PCB設計所需的層排列示例。

在這兩個示例中，小信號層被接地層屏蔽。重要的是，始終在外部功率級層旁邊放置一個接地層。最后，還希望外部高電流電源層使用厚銅，以最小化 PCB的傳導損耗和熱阻。

功率級組件布局

開關電源電路可以分為功率級電路和小信號控制電路。功率級電路包括傳導大電流的組件。通常，應首先放置這些組件。隨后將小信號控制電路放置在布局中的特定位置。

電感大電流走線應短而寬，以最小化 PCB電感，電阻和電壓降。這對于具有高 di / dt脈動電流的走線尤其重要。

實線表示連續電流路徑，虛線表示脈動（開關）電流路徑。脈動電流路徑包括連接到輸入去耦陶瓷電容器 CHF，頂部控制 FETQT，底部同步 FETQB及其可選的并聯肖特基二極管的走線。

圖2 a顯示了這些高 di / dt電流路徑中的寄生 PCB電感。由于寄生電感，脈動電流路徑不僅會輻射磁場，還會在 PCB走線和 MOSFET上產生高壓振鈴和尖峰。為了最大程度地減小 PCB電感，應將該脈動電流環路（熱環路）布置為使其具有最小的周長，并由短而寬的走線組成。

圖2 .最小化同步降壓轉換器中的高 di / dt環路面積。（ a）高 di /dt環路（熱環路）及其寄生 PCB電感器，（ b）布局示例。

高頻去耦電容器 CHF應該是一個 0.1μF至 10μF的 X5R或 X7R介電陶瓷電容器，其 ESL和 ESR非常低。較高電容的電介質（例如 Y5V）可以在電壓和溫度范圍內大幅降低電容。因此，對于 CHF，這些類型的電容器不是優選的。

圖2 b提供了降壓轉換器中的臨界脈動電流環路（熱環路）的布局示例。為了限制電阻壓降和通孔數量，應將功率組件放置在電路板的同一側，并在同一層布線。當需要將電源走線路由到另一層時，請在連續電流路徑中選擇一條走線。當使用通孔連接大電流回路中的 PCB層時，應使用多個通孔以最小化通孔阻抗。

類似地，圖3顯示了升壓轉換器中的連續和脈動電流環路（熱環路）。在這種情況下，應將高頻陶瓷電容器 C HF放置在靠近 MOSFET QB和升壓二極管 D 的輸出側。

圖3. Boost轉換器的連續和脈動電流路徑

由開關 QB，整流二極管 D和高頻輸出電容器 CHF組成的環路必須最小化。圖4顯示了升壓轉換器中脈動電流環路的布局示例。

圖4.最小化Boost轉換器中的高di / dt環路面積。 （a）高di / dt環路（熱環路）及其寄生PCB電感器，（b）布局示例

隔離和最小化高 dv / dt 開關區域

在圖 2和 4中， SW節點電壓以高 dv / dt速率在 VIN （或 VOUT）和地之間擺動。該節點富含高頻噪聲成分，并且是 EMI噪聲的強大來源。為了使 SW節點與其他噪聲敏感走線之間的耦合電容最小， SW銅面積應最小化。

但是，另一方面，為了傳導高電感電流并為功率 MOSFET提供散熱片， SW節點的 PCB面積不能太小。通常最好在此 SW節點下方放置一個接地銅區域，以提供額外的屏蔽。

足夠的銅面積來限制功率部件的熱應力

在沒有用于表面安裝功率 MOSFET和電感器的外部散熱器的設計中，必須有足夠的銅面積作為散熱器。對于直流電壓節點，例如輸入 /輸出電壓和電源接地，希望使銅面積盡可能大。

多個通孔有助于進一步降低熱應力。對于高 dv / dt SW節點， SW節點銅面積的適當大小是在最小化與 dv / dt相關的噪聲與為 MOSFET提供良好散熱性能之間的設計權衡。

功率元件的正確焊盤圖案以最小化阻抗

重要的是要注意功率元件的焊盤（或焊盤）圖案，例如低 ESR電容器， MOSFET，二極管和電感器。圖 8a和 8b分別顯示了不希望有的和所需的功率分量焊盤圖案的示例。

圖5 .功率組件的期望和不需要的焊盤圖案。（ a）不當對功率組件的焊盤使用散熱墊，（ b）功率組件的推薦焊盤圖案。

如圖5 b所示，對于去耦電容器，正對通孔和負對通孔應盡可能彼此靠近，以最小化 PCB有效串聯電感（ ESL）。這對于低 ESL的電容器特別有效。大價值的低 ESR電容器通常更昂貴。不合適的焊盤圖案和不良的布線會降低其性能，從而增加總體成本。通常，所需的焊盤圖案可降低 PCB噪聲，降低熱阻抗，并使高電流組件的走線阻抗和壓降降至最低。

大電流功率組件布局中的一個常見錯誤是對散熱墊焊盤圖案的不正確使用，如圖5 a所示。不必要地使用散熱墊圖案會增加功率組件的互連阻抗。這會導致更高的功率損耗并降低低 ESR電容器的去耦效果。如果使用過孔來傳導大電流，則必須使用足夠數量的過孔來最小化過孔阻抗。同樣，散熱孔不應用于這些過孔。

電源之間輸入電流路徑的分離

圖6顯示了一個應用，其中幾個車載開關電源共享同一輸入電壓軌。當這些電源彼此不同步時，有必要分開輸入電流走線，以避免不同電源之間的常見阻抗噪聲耦合。每個電源都具有本地輸入去耦電容器的要求就不那么重要了。

圖6 .分開電源之間的輸入電流路徑

控制電路布局控制電路的

控制電路的位置應遠離嘈雜的開關銅線區域。對于降壓轉換器，控制電路最好靠近 VOUT +側，對于升壓轉換器，控制電路最好靠近 V IN +側，其中電源走線承載連續電流。

如果空間允許，請將控制 IC放置在與噪聲和高溫的功率 MOSFET和電感器相距很小的距離（ 0.5-1英寸）處。但是，如果空間限制迫使控制器靠近功率 MOSFET和電感器放置，則必須格外小心，以將控制電路與具有接地層或走線的功率組件隔離開。

圖7 .控制器 IC的去耦電容與地分離

SGND和 PGND之間僅需要一個連接點。希望將 SGND恢復到 PGND平面的干凈點。可以通過連接控制器 IC下方的兩條接地走線來實現兩個接地。圖7顯示了芯片電源的首選接地分隔。在此示例中， IC具有裸露的 GND焊盤。應將其焊接到 PCB上，以最大程度地減小電阻抗和熱阻。應在此 GND焊盤區域上放置多個通孔。

控制器 IC 的去耦電容

控制器 IC的去耦電容器應物理上靠近其引腳。為了使連接阻抗最小，最好不使用過孔將去耦電容器直接連接到引腳。如圖8所示，以下芯片引腳的去耦電容器應緊密放置：電流檢測引腳， SENSE + / SENSE –，補償引腳， ITH，信號接地引腳， SGND，反饋分壓器引腳， FB， IC VCC 電壓引腳 INTV CC和電源接地引腳 PGND。

最小化環路面積和串擾

分離出的噪聲跡線和敏感跡線

可以電容耦合兩個或更多相鄰導體。一根導體上的高 dv / dt電壓變化會通過寄生電容器將電流耦合到另一根導體。為了減少從功率級到控制電路的噪聲耦合，有必要使噪聲開關走線遠離敏感的小信號走線。如果可能，請在不同層上布線嘈雜的走線和敏感走線，并使用內部接地層屏蔽噪聲。

電流檢測跡線和電壓檢測跡線

圖8 .電流感測的開爾文感測（ a） RSENSE和（ b）電感器 DCR感測

此外，用于電流檢測走線的濾波電阻和電容應盡可能靠近 IC引腳放置。如果將噪聲注入到長檢測線中，這將提供最有效的濾波。如果將電感器 DCR電流感測與 R / C網絡一起使用，則 DCR感測電阻 R應靠近電感，而 DCR感測電容 C應靠近 IC。

如果在走線到 SENSE –的返回路徑中使用過孔，則該過孔不應與另一個內部 VOUT +層接觸。否則，該過孔可能會傳導大的 VOUT + 電流，并且導致的電壓降可能會使電流檢測信號失真。避免在嘈雜的開關節點（ TG， BG， SW， BOOST跡線）附近布線電流檢測跡線。如果可能，將接地層放置在電流感測走線和具有功率級走線的層之間。

如果控制器 IC具有差分電壓遙感引腳，則也應使用開爾文（ Kelvin）感測連接對正負負極走線使用分開的走線。

跡線寬度選擇

電流電平和噪聲靈敏度是特定控制器引腳所獨有的。因此，需要為不同的信號選擇特定的走線寬度。通常，小型信號網可能較窄，并具有 10至 15 mil寬的走線。高電流網絡（柵極驅動， VCC 和 PGND）的走線應短而寬。建議這些網的寬度至少為 20 mil。

完。

平芯微補充：

輸入上電浪涌尖峰電壓

DC-DC電路在上電接通，斷開重負載時，常常瞬間產生一個很高的尖峰電壓，降低尖峰幅度的方法是線路阻抗和電容的等效串聯電阻（ESR）。

如： LDO電路中，功率比較低的應用，較高的輸入上電時，一般在輸入正極端串聯2-10歐姆的電阻。
        如： DC-DC電路中，一般輸入電容采用有較高ESR等效串聯電阻的電解電容， LDO電路也可以用電解電容的方案。

電路PCB設計要求重點

1，輸入電容CIN就近放在芯片的輸入Vin引腳盤和電容地端放置在功率的PGND， 增加過孔，減少阻抗，減少寄生電感的存在，因為輸入電流不連續，寄生電感引起的噪聲對芯片的耐壓以及邏輯單元造成不良影響 。

        3， SW/LX是噪聲源，保證電流的同時保持盡量小的面積，遠離敏感的易受干擾的位置，如FB輸出反饋電路，

        4， 輸出電容COUT就近放在放置在電感旁， 增加過孔，減少阻抗 ，

        5， FB反饋電阻連接到FB管腳盡可能短，靠近IC的FB管腳放置， 減少噪聲的耦合，

        6，散熱設計，芯片底部盡量多打過孔，增加散熱設計

        7，外圍器件電阻或電容的接地端，回路不能從電感底部（干擾大）走，可在電阻電容的接地端打過孔。如果是輸入電容CIN或者輸出電容COUT，需要多增加過孔。保證功率回路的干凈穩定。